PUBLICATION

▶ 영역 선택적 원자층증착법을 활용한 금속-유전체 하이브리드 접합 기술, 10-2025-0091868, 2025.



▶ 3차원 하이브리드 본딩 구조에서의 접촉저항 측정을 위한 구조체 및 이를 이용한 접촉저항 측정 방법, 10-2025-0063431, 2025.



▶ 3차원 낸드 플래쉬 메모리 셀 장치 및 이의 동작 방법, 10-2025-0062745, 2025.



▶ 비휘발성 메모리, 이의 동작 방법과, 기록매체, 10-2024-0091972, 2024.



▶ 반도체 적층 방법 및 3차원 다중-칩 반도체 소자(SEMICONDUCTOR STACKING METHOD AND 3D MULTI-CHIP SEMICONDUCTOR DEVICE), 10-2024-0079840, 2024.



▶ 3 차원 낸드 플래쉬 메모리 (3D NAND FLASH MEMORY), 10-2023-0184535, 2023. 



▶ 3차원 낸드 플래쉬 메모리 및 이의 제조방법 (3D NAND FLASH MEMORY AND MANUFACTURING METHOD THERE OF), 10-2023-0184485, 2023. 



▶ 비정질 실리콘 결정화 방법 및 상기 방법을 통해 제조된 낸드 플래시 메모리(Amorphous Silicon Crystallization Method and NAND Flash Memory Manufactured Through the Method), 10-2023-0034592, 2023. 
 

 

▶ 게이트 스택 형성 방법 및 상기 방법을 통해 제조된 낸드 플래시 메모리(Gate Stack Formation Method and NAND Flash Memory Manufactured Through the Method), 10-2023-0034595, 2023. 
 

 

▶ Semiconductor memory device and method of operating the same. US patent, 11328766, 2022. 

▶ Memory device capable of improving a threshold voltage distribution of memory cells and method of operating the memory device. US patent, 11217317, 2022.


▶ Semiconductor device and operating method of a semiconductor device. US patent, 10930331, 2021.


▶ 메모리 장치 및 이의 동작 방법(Memory device and method of operating the same), 1020190091216, 2019


▶ 반도체 장치 및 반도체 장치의 동작 방법(SEMICONDUCTOR DEVICE AND OPERATING METHOD OF SEMICONDUCTOR DEVICE), 1020190068167, 2019


▶ 반도체 메모리 장치 및 그 동작 방법(SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF), 1020190140458, 2019


▶ 반도체 메모리 장치 및 이의 동작 방법(SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF), 1020160037530, 2016


▶ NON-VOLATILE MEMORY DEVICE AND MOSFET USING GRAPHENE GATE ELECTRODE, US patent, 13,342,282, 2012


▶ 반도체 장치의 박막 형성 방법(METHOD FOR FABRICATING THIN FILM IN SEMICONDUCTOR DEVICE), 1020110068442, 2011


▶ 비휘발성 메모리 소자 및 그 제조 방법(NON-VILATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME), 1020100013637, 2010